Clock generation circuit, control method of clock generation circuit and semiconductor memory device

Patent Number: ☐ US2002008558

Publication date: 2002-01-24

Inventor(s): CHIGASAKI HIDEO (JP); OKUDA YUICHI (JP); MIYASHITA HIROKI (JP)

Applicant(s):

Requested Patent:

JP2002042469

Application

Number:

US20010908857 20010720

Priority Number

(s):

JP20000222309 20000724

IPC

Classification:

H03K3/017

EC Classification: H03K5/156D, G11C7/10R, G11C7/10S, H03K5/13D2, H03L7/081A, H03L7/087,

H03L7/089C4F, H03L7/107, H03L7/113

Equivalents:

TW535162, T <u>US6703879</u>

Abstract

A clock duty adjusting circuit is provided in the subsequent stage of a variable delay circuit to control the delay of the variable delay circuit with the rising edge of clock. When the phase of the rising edge is matched with the reference clock, the duty of output clock is matched with the duty of the reference clock by adjusting the pulse width of the signal with the duty adjusting circuit at the falling edge.

Data supplied from the esp@cenet database - I2

BEST AVAILABLE COPY

(19)日本国特許庁(JP)

G11C 11/407

(51) Int.Cl.⁷

(12) 公開特許公報(A)

F I

H03K 5/04

(11)特許出願公捌番号

特開2002-42469

(P2002-42469A)

テーマコー!*(参考)

5B024

(43)公開日 平成14年2月8日(2002.2.8)

G06F 1103K	1/06 5/04		G11C I G06F	1/34 1/04	362S 5B079 312A 5J001
H03L	7/081		G11C I	11/34	354C 5J106
			H 0 3 L 7/08 J		
			等查請求	未請求	請求項の数10 OL (全 19 頁)
(21)出颗雾()		特職2000 - 222309(P2000 - 222309)	(71)出職人	0000051	08
				株式会社	让日立製作所
(22)/川瀬日		平成12年7月24日(2000.7.24)	: !	東京都	广代田区神田駿河台四丁目 6 番地
			(71)出職人	日立デバイスエンジニアリング株式会社 千葉県茂原市早野3681番地	
			1		
			(72)発明者		
			1	東京都 /	N平市上水本町五丁日20番1号 株
			ì	【特会为	1 立製作所半導体グループ内
			(74)代理人	1000858	11
			1	弁理 l:	大日方 宮雄


最終貸に続く

(54) [発明の名称] クロック牛成回路および制御方法並びに半導体記憶装置 (57) [要約] 8-

概别記号

【課題】 簡易な回路を付加するだけで、位相制御で問題となる出カクロックのデューティーのずれを回避し、より高精度の位相制御を行なえるクロック生成回路を実現する。

【解決手段】 可変遅延回路(101)の後段にクロックのデューティー調整回路(102)を設け、クロックの立ち上がりエッジで可変遅延回路の遅延量を制御し、立ち上がりエッジの位相が基準となるクロックと一致した段階で、立ち下がりエッジによってディー調整回路により信号のパルス幅を調整することによって、出力クロックのデューティーを基準となるクロックのデューティーと一致させるようにした。



【特許請求の範囲】

【請求項 1】 少なくとも 1 つの入力端子と、少なくとも 1 つの出力端子と、

が記入力端子に信号が入力された時刻からが記出力端子より信号が出力するまでの時間に対応した所定の遅延を入力信号に付与する固定遅延付与手段と、

遅延時間制御端子を備え、該遅延時間制御端子への制御 電圧に応じて入力信号に遅延を与えて出力する可変遅延 回路と、

デューティー制御端子を備え、該デューティー制御端子 への制御竜圧に応じて入力された信号のパルス幅を変化 させてデューティー比を調整するデューティー調整回路 と、

上記遅延時間制御電圧を生成する遅延時間制御手段と、 上記デューティー制御端子に印加される制御電圧を生成 するデューティー制御手段とを有することを特徴とする クロック生成回路。

(請求項 2) 前記固定遅延付与手段は、前記入力端子から前記可変遅延回路までの信号経路の遅延と、前記可変遅延回路から前記出力端子までの信号経路の遅延との和に相当する固定遅延を入力信号に付与することを特徴とする請求項 1に記載のクロック生成回路。

【請求項 3】 前記遅延時間制御手段は、前記固定遅延付与手段から出力された信号の位相と前記可変遅延回路に入力される信号の位相とを比較し位相差に応じた信号を出力する位相比較回路と、該位相比較回路から出力される位相差に応じた信号に基づいて前記遅延時間制御端子に印加される制御電圧を生成する制御電圧生成手段とから構成されていることを特数とする請求項 1または2に記載のクロック生成回路。

【請求項 4】 前記デューティー制御手段は、前記可変 遅延回路の入力側の信号の位相と前記可変遅延回路の出 力側の信号の位相とを比較し位相差に応じた信号を出力 する第2の位相比較回路と、該第2の位相比較回路から 出力される位相差に応じた信号に基づいて前記デューティー制御端子に印加される制御電圧を生成する第2の制 御電圧生成手段とから構成されていることを特徴とする 語求項 1ないし3のいずれかに記載のクロック生成回 路。

【請求項 5】 前記デューティー調整回路は前記可変遅延回路の後段側に設けられ、前記固定遅延付与手段はさらにそのデューティー調整回路の後段側に設けられるとともに、前記デューティー調整回路は、前記固定遅延付与手段から出力される信号のデューティー比を、前記可変遅延回路の入力信号のデューティー比と同一にするようパルス幅を変化させることを特徴とする請求項 1ないし4のいずれかに記載のクロック生成回路。

【詩求項 6】 前記遅延時間制御手段は、前記可変遅延 回路に入力される信号の立ち上がりまたは立ち下がりエッジの位相と、前記固定遅延付与手段から出力される信 号の立ち上がりまたは立ち下がりエッジの位相と、を比較し位相差に応じて前記遅延時間制御端子に印加される制御電圧を生成し、

前記デューティー制御手段は、前記可変遅延回路に入力される信号の立ち下がりまたは立ち上がりエッジの位相と、前記固定遅延付与手段から出力される信号の立ち下がりまたは立ち上がりエッジの位相と、を比較し位相差に応じて前記デューティー制御端子に即かされる制御電圧を生成するように構成されていることを特徴とする諸求項 4または5に記載のクロック生成回路。

【請求項 7】 前記可変遅延回路は入力された差動信号を遅延して差動信号として出力するように構成されるとともに、前記固定遅延付与手段から出力される信号も差動信号であり、前記デューティー制御手段は前記固定遅延付与手段から出力される差動信号に基づいて前記デューティー制御端子に印加される制御電圧を発生可能に構成されていることを特徴とする請求項 4 ないし6 のいずれかに記載のクロック生成回路。

【請求項 8】 前記遅延時間制御手段を構成する前記位相比較回路は、比較される2つの信号の位相の進みまたは遅れを示す信号を出力するように構成されるとともに、該位相の進みまたは遅れを示す信号に基づにでは明立の判定手段から出力される位相ロック判定手段から出力される位相に変が前記第2の位相比較回路から出力される位相差にあじた信号を選択し、選択した信号に基づいて前期デューティー制御端子に印加される制御電圧の生成を行なうように構成されていることを特徴とする請求項 8に記載のクロック生成同路。

【請求項 9】 請求項 1 ないし8のいずれかに記載のクロック生成回路を備え、該クロック生成回路に外部から供給されるクロック信号を入力して生成されたクロック信号をタイミング信号としてデータ出力を行なうように構成されてなることを特徴とする半導体記憶装置。

【請求項 10】 少なくとも1つの入力端子と、少なくとも1つの出力端子と、前記入力端子に信号が入力された時刻から前記出力端子より信号が出力するまでの時間に対応した所定の遅延を付与する固定遅延付与手段と、遅延時間制御端子を備え返延時間制力するラマイー制御を与えて該遅延時間をの制御電圧に応じて入力入力された信号のパンマーディー制御を変化させてデューティー比を調整するデューティー調整回路と、上記遅延時間制御電圧を生成するデューディー制御手段と、上記デューティー制御電圧を生成するい、エーティー制御手段とを有するクロック生成回路において

まず入力信号の立ち上がりエッジまたは立ち下がりエッ

ジのいずれかに基づいて前記可変遅延回路により信号の 位相を調整した後、他のエッジに基づいて前記デューティー調整回路によりデューティー比の調整を行なうこと を特徴とするクロック生成回路の制御方法。

[発明の詳細な説明]

[0001]

【発明の属する技術分野】この発明は、外部クロック信号に同期した内部クロック信号を生成するクロック生成回路さらにはデューティー比が調整可能なDLL(ディレイ・ロックド・ループ)回路に関し、例えばSDRAM(同期式ダイナミック型ランダム・アクセス・メモリ)における出力タイミングを決定するクロック信号を生成回路に利用して有効な技術に関するス

[0002]

【従来の技術】近年、SDRAMのデータ転送レートを高速化する手段として、入力クロックの2倍の速度でデータの入出力を行うDDR(ダブル・デDR Nのより、AMのは高速でデータの入出力を行うため、DLLやSM Dと呼ばれるクロック生活を強させることが行なのの位相とデータ出力の位相を一致させることが行なのかいる。これは、外部クロックに対する出力データのない。カーに関係を一致に対するとが行なのセットアップ時間を十分に確保するためであり、外部クロックの位相とデータ出力の位相を一致が出力が、外部クロックの位相とが入力されてからデッが出力されるまでの時間は外部クロックの周期の整数倍となる。【0003】

(発明が解決しようとする課題】クロック生成回路として用いられているDLL(ディレイ・ロックト・ループ)回路は、入力されたクロックを遅延させ、その遅延すを制御することで所望の位相を持つクロックを発生する回路である。しかし、従来のDLL回路にあって、クロックの立ち上がりエッジの遅延量と立ち下がりエッジの遅延量に差が生じ、結果として入力クロックのデューがりようのようとがまるハイレスル期間の比率)とディー比(1周期に対するハイレスル期間の比率)とリカクロックのデューティー比(以下、単にデューた・クルクのデューティーとしまう可能性があった。クロックのデューデジと立ち下がりエッジで独立に位相制御する必要がある。

【0004】両エッジの遅延量を個別に制御するDLL回路として、クロックの立ち上がりエッジと立ち下がりエッジの遅延量を独立に制御できる可変遅延回路と、両方のエッジのそれぞれに対応した位相比較器とを有し、両エッジでそれぞれ独立に位相比較を行ない可変遅延回路にフィードバックをかける方式の回路が公知である(例えば、特別平6-29835号)。

【ロロロ5】また、立ち上がりエッジ用と立ち下がりエ

ッジ用の2種類の遅延回路を有し、両エッジの遅延量を 個別に料御するDLL回路も公知である。このようなD LLの例としては、特開平11~1555では従来より 種々の回路形式のものが提案されているが、クロックの デューディーずれを助止するため立ち上がりエッジと立 ち下がりエッジの遅延量を独立に料御できる可変遅回 路を用いる場合には、使用できる回路が限定される。そのため、設計可変遅延回路の性能で決定されるため、可変 遅延回路の種類が限定されるととはDLL回路の性能が 限定されることにつながる。

【0007】 -方、立ち上がりエッジ用と立ち下がりエッジ用の2種類の遅延回路を用いる場合には、回路規模及び消費電流が大幅に増加するため、DLL回路を搭載したシステムの回路面積及び消費電流が増加するという問題がある。

【0008】本発明の目的は、簡易な回路を付加するだけで、位相制御で問題となる出力クロックのデューティーのずれを回避し、より高格度の位相制御を行なえるクロック生成回路を提供することにある。

【0009】この発明の前記ならびにその他の目的と新 規な特徴は、本発明の記述および添付図面から明らかに なるであ ろう。

[0010]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば、下 記の通りである。

【0011】すなわち、少なくとも1つの入力端子と、少なくとも1つの出力端子と、前記入力端子に信号が出力端子に信号が出力が多る記出力端子と、前記入力端子に信号が出力するる間出力端子と、前記代与手段と、定延時間制御端子を備え該延延を与えて定延時間をして入力に信号では、デューティー制御端子を備入力を信号のパルス幅を変化させてデューティー批争を成れた信号のパルス幅を変化させてデューティー批争を成れた信号のパルス幅を変化させてデューティー制御電子のチューティー制御電子段と、上記遅延ューティー制御手段と、上記でエーティー制御手段とを設けるようにしたものである。

【〇〇12】上記した手段によれば、可変遅延回路とは別個にデューティー調整回路を設けているので、独特の回路形式の可変遅延回路を用いずにデューティーを調整できるため、設計の自由度が高く使用する可変遅延回路の性能によってクロック生成回路の性能が制限されることがない。また、デューティーを調整回路は信号のパル号を変化させてデューティーを調整するので、入力信を変化させてデューティーを調整するので、入力信を変化させてデューティーを調整するので、入力信を変化させてデューティーを調整するので、入力信を変化させてデューティーを調整するので、入力信息を変化されていている。

御してデューティーを調整する方式に比べて回路規模が 小さくて済む。

【0013】前記固定遅延付与手段は、前記入力端子から前記可変遅延回路までの信号経路の遅延と、前記可変遅延回路から前記出力端子までの信号経路の遅延との和に相当する固定遅延を入力信号に付与するように構成する。これにより、外部から入力されるクロック信号に同期しその変化点に合わせて所望の信号を出力させるタイミングを与える内部クロック信号を生成することができ

【0014】また、前記遅延時間制御手段は、前記固定遅延付与手段から出力された信号の位相と前記可変遅延回路に入力される信号の位相とを比較し位相差に応じた信号を出力する位相比較回路と、該位相比較回路から出力される位相差に応じた信号に基づいて前記遅延時間制御端子に印加される制御電圧を生成する制御電圧生成手段とから構成する。これにより、フィードバックループによる自動的な位相合わせが可能となる。

【0015】さらに、前記デューティー制御手段は、前記可変遅延回路の出力側の信号の位相と前記可変遅延回路の入力側の信号の位相とを比較し位相差に応じた信号を出力する第2の位相比較回路と、該第2の位相比較回路がら出力される位相とに応した信号に基立して対記デューティー制御・近日にから、おの間を正生成手段とから構成する。これにより、エーティー制御手段を遅延時間制御手段と同様な形式の回路とすることができ、回路設計が容易になる。

【0016】また、前記デューティー調整回路は前記可 変遅延回路の後段側に設けられ、前記固定遅延付与手段 はさらにそのデューティー調整回路の後段側に設けられ るとともに、前記デューティー調整回路は、前記固定遅 延付与手段から出力される信号のデューティー比を、前 記可変遅延回路の入力信号のデューティー比と同一にす るようバルス幅を変化させる構成とすることが望まし い。デューティー調整機能を可変遅延回路内に組み込む ことも可能であ るが、チューティー調整回路を可変遅延 回路と別個にすることにより各回路をそれぞれ最適化設 計することができ、回路の性能をより一層高めることが できるとともに、前記デューティー調整回路を前記可変 遅延回路の後段側に設け、前記固定遅延付与手段はさら にそのデューティー調整回路の後段側に設けることによ り、デューティー調整回路は単に信号のパルス幅を変化 させることでチューティーを調整することができる。

【0017】さらに、望ましくは、前記遅延時間制御手段は、前記可変遅延回路に入力される信号の立ち上がりまたは立ち下がりエッジの位相と、前記固定遅延付与手段から出力される信号の立ち上がりまたは立ち下がりエッジの位相と、を比較し位相差に応じて前記遅延時間制御端子に印加される制御電圧を生成し、前記デューティー制御手段は、前記可変遅延回路に入力される信号の立

【0018】さらに、前記可変遅延回路は入力された差動信号を遅延して差動信号として出力するように構成するとともに、前記固定遅延付与手段から出力される信号も差動信号とし、前記デューティー制御手段は前記固定遅延付与手段から出力される差動信号に基づいて前記デューティー制御上で乗なが、可変遅延回路における遅延が正相側と逆相側とで異なっていても、正確なデューティー調整が可能となる。

【0019】また、前記遅延時間制御手段を構成する前記位相比較回路は、比較される2つの信号の位相の進みまたは遅れを示す信号を出力するように構成されてともに、該位相の進みまたは遅れを示す信号に基づは行り、対状態を判定手段から出力される使相ロック判定手段がら出力される使相ロックが前記第2の位相比較回路から出力される位相差に応じた信号または前記固定遅延付与手段から出力される差動信号を選択し、選択した信号に基づいて前期デューティー制御事段が行号または前記固定遅延付与手段から出力される差動信号を選択し、選択した信号に基づいて前期デューティー制御電子に印加される制御電圧の生成を行なうように構成する。

 なうようにする.

【〇〇21】これにより、回路の動作を開始してから立ち上がりエッジを位相ロックするまでは出力クロックのデューティーを50%に制御することにより、可変遅延回路の動作が立ち下がりエッジの遅延量は大きくならないような状態でも立ち上がりエッジの位相ロックを行なうことができる。

【0022】さらに、上記のような構成を有するクロック生成回路を備えた半導体記憶装置において、クロック生成回路に外部から供給されるクロック信号を入力して生成されたクロック信号をタイミング信号としてデータ出力を行なうように構成することにより、出力データの位相を外部クロックの位相と特度良く一致させ、セットアップ時間に余裕のある半導体記憶装置を実現することができる。

[0023]

「発明の実施の形態」図1には、本発明をDDR SD RAMにおけるDLL(ディレイ・ロックド・ループ) を用いたクロック生成回路に通用した場合の一実施例を 示す。

【0024】まず、大まかな構成を説明する。100はDLLを用いたクロック生成回路、120は例えば16ビットのデータDQ0~DQ15を並列に出力可能な出力回路、130はデータDQ0~DQ0~DQ0分別と同一周別ングを与えるデータストローブ信号DQSの出力のアングによの入力場で14年のクロック/CLKの入力端子、150は上記データのの15の出力が端子、150は上記データのの15の出力が端子、190は上記データフローブに号のの20~DQ15の出力が端子、190は上記データストローブに号のの20~DQ15の出力が端子、190は上記データストローブに号の0~DQ15の出力がよ100路に対方である。出力回路にして17データのマッチ回路121と出力バッファ回路122とにより構成されている。

【0025】クロック生成回路 100は、入力された外部クロックCLK,/CLKを遅延する可変遅延回路

 差に応じた電圧VBを発生するチャージボンブ回路105、発生電圧VBに基づいて可変遅延回路101に対する遅延重制御信号NBIASを生成するバイアス回路108、上記可変遅延回路101やチャージボンブ回路105などの動作を制御するDLL制御回路111などから構成されている。

【0026】さらに、本実施例のクロック生成回路 100には、上記入力パッファ140により取り込まれた外部クロックECKBとレブリカ遅延回路103の他方の出力RCKBの位相を比較する位相周波数比較器(PFD)105が設けられ、この位相周波数比較器105の出力VDP,VDNにより上記デューティー調整回路102の制御が行なわれるように構成されている。

【0027】 DLL制御回路111 は、DLL全体の制御信号を発生する回路であり、上記位相比較器104から位相比較結果を示す信号PHASEが供給され、DLL制御回路111からは上記チャージボンブ回路106、107に対する制御信号CNTRL0、CNTRL1やR_LOCKその他様々な制御信号が発生されるが、図1には本発明の内容に関係がある信号のみを示している。

【0028】次に、本実施例のクロック生成回路 100の機能および動作を説明する。

【0029】上記の通り、DDR SDRAMにおける クロック生成回路 100は、出カデータDQ0~DQ1 5の位相と入力クロックCLK、/CLKの位相とが一 致するように、内部クロックQCLKの位相を調整する 回路である。

【0031】 これによって、クロック生成回路100においては、外部クロックでLK, /でLKの周期をtCKとすると、でLK, /でLKに対するデューティー調整回路102の出力側クロックQでKTの遅延は、入力バッファ140の遅延量t1と可変遅延回路101およびデューティー調整回路102の遅延量t2との和であるので、

t 1 + t 2

同様に、分周回路110の出力側クロックRCKT2の

遅延は

t1+t2+tDIV+ (t1+t3) 一方、分周回路109の出力側クロックECKT 2の遅 延は t 1 + t DI V

t 1+t2+tDIV+(t1+t3)=t1+tDIV+tCK(式1)

である。この式を整理すると、 t2 = tCK - (t1 + t3)

t 1 + t 2 + t 3 = t CK

となる。これを図により説明すると、図2(A)に示す ように、外部クロックCLK,/CLKの周期tCKに対 して、入力パッファ140の遅延量 t1と可変遅延回路 101およびデューティー調整回路102の遅延量 t 2 と出力ラッチ121およびデータ出力パッファ122の 遅延量 t 3 との和(t 1 + t 2 + t 3)が一致するよう に、可変遅延回路101の遅延量t2が制御されること を意味している。

【0033】ところで、上記説明は、1クロックサイク ルで位相合わせが行なわれた場合である。図1のクロッ ク生成回路 1 0 0 は理論的にはすなわち可変遅延回路 1 O1の遅延量 t 2 が O~無限に制御可能であ るとする と、位相合わせは 1 クロックサイクルでなく n クロック サイクル(n は自然数)で行なわれても良い。これを式 で表わすと、

t1 + t2 + tDIV+ (t1 + t3) = t1 + tDIV+ n

× t CK

となる。この式を整理すると、

 $t2 = n \times tCK - (t1 + t3)$

よって、QCLKの遅延は

n x tCK- t3

となる。また、出力データDQO~DQ15の遅延は、 上記QCLKの遅延(n×tCK-t3)と出力ラッチ1 21およびデータ出力バッファ122の遅延量 t3との 和であるので、n×tckとなる。これによって、出力デ -タDQ0~DQ15の位相は入力クロックCLK,/ CLKの位相と等しくされる。 このことより、可変遅延 回路101の遅延重t2とクロックアクセス時間(t1 + t 3) との合計値は n × t CK となることが分かる。 つ 보니.

 $t2 + (t1 + t3) = n \times tCK$ …… (式2) である。ここで、nの値は任意の自然数である。以下、 サイクル数 η の値を用いて、サイクル数 η でクロック生 成回路 100 が位相ロックする場合を、例えば10 K口 ック。20Kロックのようにn CKロックと呼ぶことと する.

【0034】図2(B)には、2クロックサイクルで回 路が位相ロックする2 CKロックの場合における入力パ ッファ140の遅延量t1と可変遅延回路101の遅延 量 t 2 と出力ラッチ 1 2 1 およびデータ出力バッファ 1 22の遅延量 t 3 との和 (t 1 + t 2 + t 3) とクロッ

である。

【DD32】ここで、RCKT2の位相とECKT2の 位相が等しくなるように制御されるので、1クロックサ イクルで位相合わせが行なわれたとすると、次の式が成 り立つ。すなわち、

クサイクル t CKとの関係を示す。2 C Kロックの場合、 図2 (B) に示すように、(t 1 + t 2 + t 3) = 2 t CKの関係になるように、可変遅延回路 1 O 1 の遅延量 t 2が制御される。同様にして、30Kロックの場合に は、(t 1 + t 2 + t 3) = 3 t CKの関係になるよう に、可変遅延回路101の遅延量 t2が制御される。な お、今後は特に説明がない限り、10Kロックであ ると する.

【0035】さらに、本実施例においては、位相比較器 107の前段に分周回路109,110を設けてECK TとRCKTを2分周したクロックの位相を比較するよ うにしている。これは、ハーモニック・ロックによる誤 動作を防ぐためである。

【0035】図3を用いて、ハーモニック・ロックとその対策について説明する。まず、可変遅延回路101の 遅延量は最小であ るためも2+(も1+も3)も最小で あるとする.

【〇〇37】外部クロックCLK, /CLKが入力されると、これに応じたクロックECKTの立ち上がりエッ ジE_Oは、可変遅延回路101及びレブリカ遅延回路 103を伝播してクロックRCKTの立ち上がりエッジ R_Oとなる。エッジE_OからR_Oまでの遅延量は t 2+ (t 1+ t 3) である。同様にエッジE_2はR_ 2、E_3はR_3……となる。ここで、外部クロックC LK, / CLKの周期 t CKが大きく、図3(a), (b) のように t 2 + (t 1 + t 3) < t CK/2である 場合を考えると、クロックRCKTの立ち上がりエッジ R_Dに最も位相が近いクロックE CKT の立ち上がり エッジはE_Oである。よって、クロックECKT,R CKTを直接位相比較器104に入力して位相制御を行 うと、R_Oの位相をE_Oへ一致させるように可変遅延 回路101の遅延量 t2を小さくさせる方向への制御が 行なわれる。しかしこの時点で、可変遅延回路101の 遅延量 t 2は既に弱小であ るので、クロックRCKTの 立ち上がりエッジをクロックECKTの立ち上がりエッ ジに一致させることはできない。この状態がハーモニッ ク・ロックによる誤動作である。

【ロロ38】ハーモニック・ロックによる誤動作を防ぐ ため、図1のDLLでは分周回路109及び110が設 けられている。そのため、分周回路110から出力され るクロックR CKT 2は、図3(e)のような位相と周 期を持つ。つまり、分周回路110はクロックRCKT の立ち上がりエッジR_OからRCKT2の立ち上がり エッジR2 0を生成する。そして、2分周回路109

から出力されるクロックECKT2は、図3(c)のような位相を持つ。つまり、分周回路109はクロックE CKTの立ち上がりエッジE_1からECKT2の立ち 上がりエッジE2_1を生成する。

【0039】ここで、R_0からR2_0までの遅延量と、E_1からE2_1までの遅延量と、E2からE2_ 2までの遅延量は、ともにt0IVで等しい。

【0040】このクロックECKT2, RCKT2を位相比較器104へ入力して位相比較を行なうと、RCK T2の立ち上がりエッジR2_Oに扇も近いECKT2の立ち上がりエッジは、E2_1である。従って、このとき位相比較器104は、RCKT2の立ち上がりエッジR2_OにECKT2の立ち上がりエッジE2_Iを一致させるようにダウン信号VBDNを出力する(図3(f)参照)。これは、可変遅延回路101の遅延時間 t2を大きくさせる方向であるので、ハーモニック・ロックによる誤動作を助ぐことができる。

【0041】 ここではn=1の場合について説明したが、n=2,n=3,n=4についても同様の方式で対応することができる。ただし、n=1の場合は2分周回路で良いが、n=2のときは4分周回路、n=3のときは5分周回路、n=4のときは8分周回路……のように、2 n分周回路が必要となる。

【0042】次に、本実施例のDLL回路のより具体的な構成と制御方法を説明する。まず、入力バッファ回路140は、図4のように、一対の入力差動MOSFETとその共通ソース側に接続された電流源用MOSFETとドレイン側に接続された一対のアクティブ負荷MOSFETと含む2個の差動増幅回路 AMP1、AMP2を組み合わせた構成を有しており、チップ外部から入力された差動のクロック信号CLK,/CLKを増し、CMOSレベルの差動クロックECKT,ECKBとして出力する役割を担っている。

【0044】可変遅延回路101は、図5に示されているように、直列に接続された8個の可変遅延素子401 a~401hにより構成され、各可変遅延素子401a ~401hは、図5に示されているよう差動インパータ INVにより構成されている。

【0045】可変遅延素子401a~401hとしての差勢インパータは、週常の差勢増幅回路と類似の回路構成を備えており、電流源用MOSFET Qc1のゲート端子に、前記パイアス回路108(図1参照)からのパイアス電圧NBIASが印加されて制御される。また、入力差動MOSFET Q1,Q2のドレイン側にゲート・ドレイン結合のMOSFET Q3,Q4E出カノードがゲート端子に交差結合されたMOSFET Q5,Q6とが並列に接続された負荷を有することにより、回路の対称性が保証され実側と偽側で信号の遅延が全く同じになるようにされている。

【0046】上記のように構成された可変遅延素子401a~401hは、パイアス電圧NBIASの電位により差動インパータの動作電流が変化するので、その電流での遅延量が変化する。具体的にはパイアス電圧NBIASの電位が上昇すると遅延量は減少し、パイアス電圧NBIASの電位が下降すると遅延量が増加する。また、図6の可変遅延素子401a~401hは、その出力は小振幅差動信号であり、消費電力が少ないとともに、遅延時間が電源電圧の変動に対して安定しているという利点がある。

【0047】図7には、デューティー調整回路102の 具体的な回路構成例が示されている。図フに示すよう に、デューティー調整回路102は、図4に示されてい る入力パッファ回路14日と類似の回路構成を備えてお り、2つの差動増幅回路AMP11, AMP12を並列 に接続した構成とされている。また、各差動増幅回路A MP11, AMP12は、可変遅延回路101からの差 動のクロック信号DCKT, DCKBがゲート端子に印 加された入力差動MOSFET Q11a, Q12a; Q11b、Q12bのドレイン端子とアクティブ負荷と の間にMOSFET Q21a, Q22a; Q21b, Q22 bが直列に接続されている。そして、このMOS FET Q11a, Q12a; Q11b, Q12bのゲ ート端子に位相周波数比較器105で検出された位相差 に応じた電圧を発生するチャージポンプ107からの電 圧VDP、VDNがそれぞれ印加されており、MOSF ETQ11a,Q12a;Q11b,Q12bは電圧V DP, V DNに応じて抵抗が変化する可変抵抗素子とし て機能するようにされている。

【0048】この実施例のデューティー調整回路102に可変遅延回路101からクロック信号DCKT, DCKBが入力されるとCMOSレベルの信号に増幅されるとともに、MOSFET Q21a, Q22a;Q21b,Q22bの作用により、電圧VDP,VDNに応じて出力信号の立上がり時間と立下がり時間が変化されることで出力クロックICKT,ICKBのデューティーが調整される。

【0049】この動作をさらに詳しく説明するため、差動増幅回路AMP11に考目し先ず電圧VDPとVDNとが等しい場合を考える。この場合、MOSFET Q11の、Q22のの対して同一大きさの負荷抵抗として明まる。そのため、図8(A)のようなデューティーが50%のクロック信号DCKT,DCKBの電と立て、正相側の出力ノードn2の電とでである。すると、正相側の出力ノードn2の電とでである。すると、正相側の出力ノードn2の電とでである。すると、正相側の出力ノードn2の電とでである。すると、正相側の出力ノードn2の電とでである。すると、正相側の出力ノードn2の電とでである。すると、正相側の出力ノードn2の電とでである。すると、正相側の出力ノードn2の電とでである。すると、正相側の出力ノードn2の電とでである。

【0050】ここで、電圧VDPの方がVDNよりも高くなった場合を考えると、この場合、MOSFET 22 のよっ、Q22bのオン抵抗は減り、Q21b,Q2は増加することなる。これによって、角で、大田の中では、11eは増加することなる。これによって、角では、全球では、12cくなるため、正相側の出力ノードの2の電位Vn2は、12cくなるため、正相側の出力ノードの12cででは、12ccでは、12c

【0051】一方、電圧VDPの方がVDNよりも低くなった場合を考えると、この場合、MOSFET Q1を14のストラーの名と、この場合、MOSFET Q1を1を2のようと、これによって、角ののまたが重なる。これによって、角のないでは、1とのは、1とのは、1とのは、1とのでは、1をのでは

【0052】 デューティー調整回路 101から出力されるクロック I CKT, I CKBは、DLL外部へ出力されるのと同時に、レブリカ遅延回路 103へ入力される。 前述したように、レブリカ遅延回路 103 は入力クロック I CKT, I CKBに、入力パッファ 140の遅延 t 1 および出力回路 120の遅延 t 3との和に相当する所定の遅延重(t 1+t3)を与える回路である。 レ

ブリカ遅延回路103の遅延量精度は、データ出力位相の精度に直接係わってくるため高精度のものが要求されるが、従来より既に裁つかの回路形式が提案されており、本実施制では従来より使用されているレブリカ回路を用いているので、ここでは回路の詳細については省する。要するにレブリカ遅延回路103は、入力バ・特式の回路とを直列に接続した構成とされることで、所定の遅延量(t1+t3)を得るようにされる。

【0053】レブリカ遅延回路103で遅延されたクロックRCKTは、分周回路110によったフタ周され、クロックRCKTととされる。また、入力バッファ10日とは大クロックRCKT2とされる。また、入力バッファイの間路109によって2分周され、クロでクロックをCKT2分別を行なうことに、ハーモニック・ロックを防ぐことがでしたように、ハーモニック・ロックを防ぐことがではしたように、ハーモニック・ロックを防ぐことがではしたように、ハーモニック・ロックを防ぐことがではしたの場所に、からは負担側出力をデータを防力を関係であり、例えば負担側出力をデータを発行され、クロックの立ち上がりによりきか作を行なったではであり、クロップによりますではなったでは、クロップによります。とKTがりによりますでもとには、クロー正相側出力端子から出力される。

(0054) 図9には、分周回路109,110で分周されたクロック目では、分周回路109,110で分周されたクロック目でKT2とRCKT2の位相比較を行なう位相比較器104は、データ端子にクロックRCKT2がよっクロックをでは、データ端子にクロックRCは大2がより、プフロップ501と、クロックECKT2がより、毎にパルスを発生するワンショットパルス発生回路502と、フリップフロップ501の正相と逆相の出力パスアロップ501の正相と逆相のように受けである人力端子に受け他方の入力端子にワンショットパルス発生回路502の出力パロゲート回路503,504などから構成されている。

【〇〇55】この実施例の位相比較器104は、図3(c)と(e)のように、クロックRCKT2の立ち上がりエッジがECKT2の立ち上がりエッジがECKT2の立ち上がりエッジがECKT2のフロップ501され、スカル、反転出カロウンクスルに出力があると、フリッがロウンベルに出力があり、日により出力されることで、図3(f)のようにもり出力を表ことで、図3(f)のようにもりには、カされる。一方、クロックRCKT2の立ち上がりエッジルとは出力される。一方、クロックRCKT2の立ち上がりエッジルとにより、プフロップフロップ501の出力ながのロウンシにより、カス発を回路502の出力バルストルカコルスがある。つるのように、位相のまた、フリリロバルスが形成され、出力される。つまり、日が形成され、出力される。つまり、日が形成され、出力される。つまり、日にバルスが形成され、出力される。

クロックECKT 2の位相とRCKT 2の位相のどちらが早いかに応じて、VBDNまたはVBUPが出力されることとなる。

【0056】また、フリップフロップ501の出力Qは、バッファ505を介してDLL制御回路111に位相の進み/遅れを示す信号PHASEとして供給される。これにより、DLL制御回路111はクロックECKT2の位相とRCKT2の位相のどちらが早いか知ることができる。フリップフロップ501のデータ入力端子側接続されているインバータ506はクロックECKT2の入力側とRCKT2の入力側とで負荷を均等しててるに選逐時間を等しくするためのダミー回路である。

【0057】上記位相比較器104から出力されたパルス信号VBUP, VBDNは、チャージボンプ回路105に入力され、クロックECKT2の位相とRCKT2の位相のどちらが早いかに応じて出力電圧VBが変化する。チャージボンプ回路106に、図10に示されているように、4つの電流源601~604及び4つのMOSスイッチ605~608と、抵抗609とキャパシタ610からなる低域週週フィルタとから構成される。

【0058】ここで、チャージボンブ回路106にアップ信号VBUPのパルスが入力されると、MOSスイッチ605が築通状態となり、電流源601からの電流1がフィルタに供給されてキャパシタ610が充電されて出力電圧VBの電位が上昇する。一方、ダウン信号VBDNのパルスが入力されると、MOSスイッチ606が築通状態となり、電流源603の電流13によってキャパシタ610から電荷が流れ出し、出力電圧VBの電位が下降する。

【〇〇6〇】また、この実施例のチャージポンプ回路1 〇6には、OLL回路の動作開始時にSDRAMのコントロールロジックから供給されるリセットに得RSTによりオン、オフ制御されるリセットスイッチ611が、電源電圧端子VCCとキャパシタ610との間に接続されており、出力電圧が一旦VCCに押し上がられてから動作 を開始するように構成されている。

【0061】 チャージボンブ106により生成された電圧VBは、図11に示されている(a) または(b) のカレントミラー回路からなるバイアス回路108の出力電流によって上記可変遅延回路101の可変遅延素子に流れる電流が制御され、その電流の大きさによって各遅延素子の遅延時間が決定される。

【0062】なお、図11(a)に示されているパイアス回路108では、単純なカレントミラー回路を用いているが、図11(b)に示すような構成のパイアス回路108を用いることにより可可変遅延回路101の設定は、図11(a)の数イアス回路はその入力電圧VBー出力電流特性等を調整することを開発するの人力電圧VBー出力電流特性が二次関数であるが、図11(b)に示した発電では、入力電圧VBと出力電圧NBIAに近くなるでは、入力電圧・遅延全制であより執形に近くなる。【063】図12には、レブリカ遅延回路10元を記して、電圧・遅延全制では、レブリカ遅延回路10元を記して、63】図12によりカ現近回路10元を記載して、633】図12によりカリカ遅延回路10元を記載して、633】図12によりカリカ遅延回路10元を記載して、633】図12によりカリカ遅延回路10元を記載して、633、00円のでは、100円

【0065】位相周波数検出回路105は、図3(h), (i)に示されているように、クロックECKBの立ち上がりエッジがRCKBの立ち上がり1つであると、フリップフロップ501の出力のがハイレベル、反転出力QBがロウレベルにされる。次に、クロックRCKBの立ち上がりエッジが入力されると、フリップフロックRCKプレベル、反転出力QBがロウレベルに変化される。次に、フリップフロックアロックスの出力ながハイレベル、反転出力GDの出力であると、フリップフロップルにされる。そして、フリップフロップも201、502に反転出力QBが共にロウレベルにあるPFD_RST信

号にハイレベルに変化される。PFD_RST信号はフリップフロップ501,502のリセット端子に入力されており、出力のは直ちにロウレベルに変化される。これにより、図3(j),(k)のように、出力信号VDDPには短いパルスが現れれる。逆に、ECKBの立ち上がリエッジよりもRCKBの立ち上がリエッジの方が早いと、出力信号VDDNには短いパルスが、また出力信号VDDN、UDDには長いパルスが現れれる。これらの信号VDDN、VDUPは、チャージボンブ回路107に供給される。

【0066】図13には、チャージボンプ回路107の具体的な回路例が示されている。この実施例のチャージボンプ回路107は、ローパスフィルタを構成する抵抗RDおよびキャパシタCDと、キャパシタCDを充放電するための定電流源701,702およびスイッチ素子705,706と、リセット用スイッチ707とを備え、入力側にマルチプレクサMU×0,MU×1が、また出力側には差動増幅回路からなる出力アンプ703と初期電圧を生成する電圧フォロワ回路704が設けられている。

【0067】マルチブレクサMUX0, MUX1は、DLL制御回路111から供給される制御信号RLLOCKがハイレベルであるとき、位相周波数比較器105から供給される位相差を示す信号VDUP, VDDNを選択し、制御信号RLCKがロウレベルであるとき、レブリカ遅延回路103から供給されるケフロック5,705に入力させる。そして、MOSスイッチ705は、そのゲート端子に入力される信号がハイレベルであれば、その大力される信号がハイレベルであれば、のの大力がハイレスを収拾して充電させ、ノードnの電位VDを上昇させる。送に、MOSスイッチ106への入力がハから充電電荷を電流源702の電流12で引き抜いてノードnの電位VDを下降させる。

【0068】ノードの0の電位 V D は参照電圧 V R E F と比較され、その電位差が差動増幅回路 7 0 3で増むれ、差動信号 V D P 。 V D N として出力される。な実施例のD L に関係を搭載した D D R S D R A M内に設任である。なた、手ャージボンブ動作開始時のノードの包位 V D は参照電圧 V R E F の電位とほぼ等しいことが望ましいため、電圧フォロワ回路 7 0 4 が日にしての動作開始前にリセット信号 R S T により活性化される ンさに、これと同時にリモット用スイッフを影響圧 V R E F と同電位にさせるように構成されている。

【0069】なお、出カアンプ703としてNMOS受けの差動増幅回路を採用している理由は、参照電圧VR

EFが基板電位 VSSを基準 として電位が安定するように生成されて供給されることと、デューティー調整回路102の特性からチャージボンプ回路107の出力VDPとVDNを電源電圧 VCCに比較的近い電位にするのが望ましいことにある。一方、電圧フォロワ回路704年日は、一般的にPMOS受けの差動増幅回路の方がNMOS受けの差動増幅回路の方がNMOS受けの差動増幅回路の方がNMOS受けの差動増幅回路の方がNMOS受けの差動増幅回路の方がNMOS受けの差動増幅回路の方がNMOS受けの差動増幅回路よりも増幅率が高く、電圧フォロワとしての性能が良いたのである。

【0070】以上で、本実施例のDLL回路の構成についての説明を終了し、次に本実施例のDLL回路の制御方法について説明する。

【0071】本実施例のDLL回路においては、まず、クロックの立ち上がりエッジの位相制御が行なわれる。具体的には、制御開始時には、DLL制御回路11から出力される制御信号R_LOCKがロウルで、1011年10月1日ではレブリカには、カヤージボンプ回路107はレブリカ遅延回路107はから供給されるクロックRCKT,RCKBを選択して動作する。これにより、デューティー調整回路10%とするように動作する。図5および図5の米がりに対するように動作する。図5および図5の米がりにするように動作する。図5および図5の米がりに対するように動作する。図5および図5の米がりに対するように動作する。図5および図5の米がりに対するように対する。図5なより、正確な足が更からでは、少したのでなり、正確な足が更かないたのでないた。のデューティー調整動作については、後に詳しく説明する。

【0073】さらに、本実施例のDLL回路においては、DLLが動作を開始してから立ち上がりエッジが位相ロックするまでの期間を短縮するために3段階のロックイン制御を行なっている。以下、この3段階ロックイン制御を説明する。まず、DLL動作開始直後はチャージボンプ回路106のリセットスイッチ611が電子とり、出力電圧と日は電源電圧VCCにリセットされる。また、チャーRは電源電圧VCCにリセットされる。また、チャーアンプ回路106の電流量を調整する制御信号CNTR

LO, CNTRL1はハイレベルにリセットされる。 【0074】 このようにしてチャージボンブ回路 106 の出力電圧VBがVCCにされると、可変遅延回路10 1の遅延量は最小になる。このとき、DLL動作開始直 後の出力データDQの立ち上がりエッジ位相は、図14 (A) に示すように、進み側(グラフは負の値で位相進 みを示す)となる。仮に、DLL動作開始直後、データ の位相が遅れ側(正の値)になっている場合、CLK。 /CLKの周期(tCK)が小さすぎてDLLはロック できないことになる。ここでは、DLL動作開始直後の DQ出力は位相が進んでいるものとして以下説明する。 【OO75】DLL動作開始直後に出力データDQの位 相が進み側にあ ると、位相比較器104は位相比較の結 果、信号PHASEをハイレベルとしてDLL制御回路 111ヘ出力し、パルス信号VBDNをチャージボンブ 回路 1 0 6 へ出力する。 この時、 D L L制御回路 1 1 か らチャージポンプ回路 1 0 6 へ供給される制御信号 C N TRLOがハイレベルとされるため、チャージポンプ回 路105のチャージダウン電流は11+13となり、可 変遅延回路101の遅延量が急速に増大され、出力デー タDQの位相を遅らせる(急速制御期間T1)。その 後、出力データDQの位相が遅れ側になったとき信号P HASEはロウレベルに変化し、DLL制御回路111 はこの信号PHASEの変化を見て、チャージポンプ回 路106に対する制御信号CNTRLOをロウレベルと する。

【0076】また、出カデータ DQ の位相が遅れ側となった時点から、チャージボンプ回路 106 へパルス信号 VBUPが出力される。しかして、このとき CNTRL OはロウレベルとなったがCNTRL 1はハイレベルのままであるため、チャージボンプ回路 106のチャージアップ電流は 11+12となる。ここで、図10のチャージアップ電流は 11+12となる。ここで、図10のチャージボンプ回路 106は、12<13の関係になるように電流源601~604の電流値が調整されており、これにより、急速制御期間T1よりはゆっくりと出力データ)。

【〇〇77】次に、再び位相が進み側になると、信号PHASEがハイレベルとなり、チャージボンプ回路105円の11に対する制御信号CNTRL1はロウレベルに変化される。この後はチャージボンプ回路105のチャージボンプ国路105の12をなり、近日ではなるように微調整を行う(信号 中日ASEがロウレベルに変化したとき、クロックの立ち上がりエッジがロックしたことに登示している。この時、DL 制御回路111から出力される信号RLCOCKになる。

【ロロ78】次に、クロックのデューティー制御につい

て説明する。この実施例では、クロックRCKT,RCKBのデューティーを50%へ制御するモードと、クロックRCKBのデューティーを入力クロックECKBのデューティーを入力クロの時111から出力される信号R_LOCKが非ロック状態を示すロウレベルの時は、クロックRCKT,RG号R_LOCKのデューがロック状態を示すハイレベルの時は、クロック状態を示すハイレマルの時は、クロックなしてKBのデューを入力クロックECKBと一致させる制御を行う。

【0079】まず、クロックのデューティーを50%に 制御する場合について説明すると、信号R。 LOCKが ロウレベルであ るので、図13のチャージポンプ107 のマルチプレクサMUXO,MUX1は、クロックRC KT, RCKBを選択する。ここで、図15に示すよう に、クロックRCKTのパルス幅が広く、クロックRC KBのパルス幅が狭い場合を考えると、チャージポンプ 回路107において、クロックRCKTがハイレベルの ときはノードn0の電位VDは上昇し、逆にクロックR CKBがハイレベルのときはノード n Dの電位V Dは下 躁する。しかして、クロックRCKTのパルス幅の方が クロックRCKBのパルス幅よりも広いため、全体とし てはノードn Oの電位V Dは次第に上昇していく 【0080】これによって、ノードn0の電位VDを差 動増幅回路703によって増幅した出力VDNが上昇 し、VDPが下降する。このような出力VDN, VDP が図7のデューティー調整回路102に供給されると、 前述したようにクロック I CKT, R CKTのパルス幅 は減少し、クロックICKB,RCKBのパルス幅は増 加し、クロックR C KT, R C K B のデューティーが5 0%でチャージボンプ回路 107の出力電位VDN, V DPは均衡する。なお、上記とは逆に、クロックRCK Tのパルス幅が狭く、RCKBのパルス幅が広い場合 は、チャージポンプ回路 1 0 7 の出力電位 V D N が下降 し、VDPが上昇し、クロックRCKT,RCKBのデ ューティー50%で均衡する。そして、このように、 ロックRCKT, RCKBのデューティー5 0%で均衡 している状態で、前述したレブリカ遅延回路 1 0 3 - 位 相比較器104-可変遅延回路101のフィードバック ループによる立ち上がりエッジの位相制御が行なわれ

【0081】次に、位相ロック後におけるクロックRCKBのデューティーをECKBと一致させる制御について、図16を参照しながら説明する。図15(a)はクロックRCKBの立ち上がりエッジが遅れている場合、図16(b)はクロックRCKBの立ち上がりエッジが進んでいる場合を示す。なお、このデューティー制御に入る前にクロックRCKTの立ち上がりエッジすなわちRCKBの立ち下がりエッジの位相合わせが終了しての文

ち下がりエッジは一致している。

【〇〇82】このように、入力ECKTとRCKTの立ち上がりエッジの位相は一致しているので、本来なら入 カ側クロックECKTのデューティーとRCKTのデュ - ティーが一致していれば、RCKBとECKBの立ち 上がりエッジの位相は一致するはずである。 しかし、図 5および図6のような構成を有する可変遅延回路101 では、内部の負荷の不平衡や電流駆動力の不平衡等によ り入力側クロックECKT,ECKBのデューティーに 対して、出力側クロックRCKT,RCKBのデューテ ィーが変化してしまい、それによりRCKBとECKB の立ち上がりエッジの位相は一致しない場合が生じる。 図15 (a), (b) はそのような状態を示す。

【〇〇83】前述したように、位相ロック状態では、信 号R__ LO C Kはハイレベルとされることから、図13 - ジボンブ回路107は入力信号として位相周波 数比較器105の出力VDUP,VDDNを選択してい る。一方、上記のようにクロックRCKBとECKBの 立ち上がりが一致していない場合には、図 1 6に示すよ うに、両クロックの位相差と等しい幅のV D D N 信号も しくはVDUP信号が位相周波数比較器105から出力 される。このVDDN、VDUP信号は、チャージボン プ回路 107へ供給される。そして、図16 (a) のよ うにクロックECKBの立ち上がりエッジが早ければ、 位相周波数比較器105から出力される信号VDDN, VDUPは、VDDNが大きくVDUPが小さいため、 チャージボンプ回路107の出力VDPの電位が下降 し、VDNの竜位が上昇する。

【0084】 これにより、図7のデューティー調整回路 102は、クロックICKTのパルス幅を増加させ、I CKBのパルス幅を減少させる。その結果、クロック! CKT, I CKBのデューティーは入力側クロックEC KB, ECKBのデューティーに近づく。この制御を数 回行なうと、クロックR CKBの立ち上がりエッジがE CKBの立ち上がりエッジと一致するようになる。 【0085】逆に、図16(b)のようにクロックRO KBの立ち上がりエッジが早ければ、位相周波数比較器 105から出力される信号VDDN, VDUPは、VD UPが大きくVDDNが小さいため、チャージポンプ回

路107の出力VDPの電位が上昇し、VDNの電位が 下降する。これにより、図7のデューティー調整回路1 O2は、クロックICKTのパルス幅を減少させ、IC

KBのパルス幅を増加させる。

【0086】その結果、クロックICKT,ICKBの デューティーは入力側クロックECKB, ECKBのデ ューティーに近づく。この制御を数回行なうと、クロッ クRCKBの立ち上がりエッジがECKBの立ち上がり エッジと一致する。クロックRCKBの立ち上がりエッ ジとECKBの立ち上がりエッジが一致すると、VDU P、V DDNのパルス幅は極めて小さくなり、かつパル

ス幅が一致する。この状態で、デューティー制御は均衡 し、クロックRCKBの立ち上がりエッジとECKBの 立ち上がりエッジが一致した状態が保たれる。なお、こ のデューティー制御の間においても、入力クロックEC KBの立ち下がりエッジとRCKBの立ち下がりエッジ が可変遅延回路の遅延量制御によって常に一致するよう に制御されている。よって、クロックRCKBの立ち上 がりエッジがECKBの立ち上がりエッジと一致 したこ とで、クロックECKBとRCKBのデューティーは~ 致したと言える。

【ロロ87】次に、本実施例のDLL回路における位相 制御開始から位相ロック状態に到るまでの位相制御とデ ューティー制御との関連をより具体的に説明する。な お、ここでは、入力クロックCKTのデューティーは4 口%であ るとする。このとき、逆相のクロック/CLK のデューティーは言うまでもないが60%である。

【0088】図14に示すように、DLL回路の動作開 始から立ち上がりエッジがロックされるまでの期間T1 ~T3は、デューティーの制御はクロックRCKT,R CKBのデューティーが50%に向かうように行なわれ るため、出力データ DQ のデューティーは 4 D% からし だいに変化して50%になる。そして、立ち上がりエッ ジがロックしたタイミングtL以降は、クロックR CK BのデューティーをECKBと一致させるように制御す るため、出力データ DQ のデューティーは5 0%から速 やかに入力クロック CLKのデューティー 4 0%に変化 する.

【ロロ89】なお、立ち上がりエッジがロックされるま での期間T1~T3は、デューティーの制御を行なわな くても原理的に問題はない。しかし、図6に示すような アナログ制御方式の可変遅延素子401は、可変遅延回 路101での遅延重t2が大きくなると、パイアス電圧 NBIASを低くしても立ち下がりエッジの遅延量は増 加するが、立ち上がりエッジの遅延量が増加しなくなる おそれがあ る。そのため、サイクル時間 t CKが大きい場 合、遅延量t2が正常に制御できる限界を超えてバイア ス電圧NBIASが低くなることがある。 そして、立ち 上がりエッジの遅延量が増加しなくなった場合、立ち上 がりエッジで位相がロックできなくなり、立ち上がりエ ッジの位相制御が破綻してしまうおそれがある。

【ロロ9ロ】しかしその時、本実施例のように、クロッ クのデューティーを50%に制御していれば、可変遅延 回路101の出力クロックDCKT、DCKBの立ち上 がりエッジの遅延量が増加しなくても、立ち下がりエッ ジの遅延量が増加することで、デューティー調整回路1 O2の出力クロックICKT, ICKBの立ち上がりエ ッジの遅延量は増加する。これによって、パイアス電圧 NBIASが低い状態で立ち上がりエッジの位相制御が 破綻するのを回避し、デューティーずれに伴なう位相ロックレンジの減少を防止することができる。

【0091】図18は、本発明を適用したDLL回路を 堪載したDDR SDRAMのブロック図を示す。 【0092】図18のSDRAMは、複数のメモリセル がマトリックス状に配置された例えば4つのパンクから なり全体で256メガビットのような記憶容量を有する メモリセルアレイ200A~2000と、外部から入力 されるアドレスAO~A14を内部に取り込むアドレス パッファ204と、前記アドレスパッファ204により 取り込まれたアドレスのうち行アドレスをラッチする行 アドレスラッチ205と、前記アドレスパッファ204 により取り込まれたアドレスのうちパンクアドレスをデ コードしてメモリセルアレイ200A~200Dのいず れかを選択するパンク選択回路212と、列アドレスを ラッチする列アドレスラッチ205と、行アドレスをデ コード してメモリアレイ200A~200D内のワード 線を選択する行アドレスデコーダ201A~201D と、ワード森の選択によりピット線に読み出された信号 を増幅するセンスアンプ回路203A~203Dと、列 アドレスラッチ206にラッチされた列アドレスを内部 で自動的に更新する列アドレスカウンタ207と、列ア ドレスをデコードしてメモリアレイ200A~200D 内のカラム (ビット線)を選択する列アドレスデコーダ 203A~203Dと、外部から入力されるチップセレ クト信号/CSなどの制御信号を受けて内部の制御信号 を生成するコントロールロジック209と、前記メモリ セルアレイ200A~2000から読み出されたデータ を外部に出力するデータ出力パッファ211と、前記出 カバッファ211から出力されるデータのタイミングを 示すデータストローブ信号DQSの出力パッファ215 と、前記出力バッファ211から出力されるデータのタ イミングを制御する本発明に係るDLLからなるクロッ ク生成回路214と、外部から入力されるデータを受け る入力パッファ210と、外部から入力される制御信号 に基づいてメモリセルアレイ200A~2000のリフ レッシュを行なうリフレッシュ制御回路208と、外部 から入力されるアドレス信号の一部に基づいて動作モー ドを設定するモードレジスタ213などを備えている。 【0093】前記コントロールロジック209に外部か ら入力される制御信号としては、チップを選択状態にす る前記チップセレクト信号/CSの他、互いに逆相の一 対のクロックCLK、/CLK、クロックが有効であ る ことを示すクロックイネーブル信号OKE、行アドレス ストローブ信号/RAS(以下、RAS信号と称す る)、列アドレスストローブ信号/CAS(以下、 S信号と称する)、データの書込み動作を指示するライ トイネーブル信号/WE、データの入出力タイミングを 示すデータストローブ信号DQS、データの入出力を禁 止するデータマスク信号 DMなどがある。 これらの信号 のうち符号の前に"/"が付されているものは、ロウレ ベルが有効レベルであ ることを意味している。コントロ - ルロジック209は、入力コマンドのうちモードレジ スタへの設定を指示するMRSコマンドに応じて、内部 レジスタにCASレイテンシの値等が保持される。 【0094】この実施例のDDR SDRAMにおいて は、外部クロックCLK,/CLKはクロックイネーブ ルCKE信号がハイレベルであ るときコントロールロジ ック209に対して有効とされる。 DLLから出力され る内部クロックはDDR SDRAMの読出し(REA D)動作時に必要になるため、ここではDDR AMにおける読出し動作について説明する。 【OO95】 DDR SDRAMに限らずアドレスマル チプレクスを採用している DRAM(ダイナミック・ラ ンダム ・アクセス・メモリ) は、アクティブコマンドA CTVの入力により行アドレスが取り込まれてメモリセ ルアレイ200A~200Dがアクティブ状態にされ る。その後、読出しコマンドREADが入力されると列 アドレスが取り込まれてカラム の選択が行なわれる。 【OO96】DDR SDRAMではデータ入出力の効 率を上げるため、4つのメモリセルアレイ200A~2 DODに分割されている。メモリセルアレイ200A~ 2000をアクティブにするために、CLKが立ち上が り側のでして、/でしてのクロスポイント時に、 CKE = 1, /CS=0, /RAS=0, /CAS=1, /W E= 1 という信号の組合せからなるアクティブコマンド ACTVが入力されると、アドレス信号AO~A14信 号はパンクアドレス信号と行アドレス信号とに分割さ れ、それぞれパンク選択回路212と行アドレスラッチ 206へ取り込まれる。そして、バンクアドレス信号に 対応したパンクと行アドレス信号に対応したワード線が 選択されると、選択ワード線に接続されているメモリセ ルのデータがピット線に読み出されてセンスアンプ回路 202A~202Dによって増幅され、保持される。 【0097】その後、センスアンプ回路202A~20 2Dから目的のデータを読み出すため、列アドレスを指 定する。CLKが立ち上がり側のCLK,/CLKのク ロスポイント時に、CKE=1,/CS=0,/RAS = 1, / CAS=0, /WE= 1という信号の組合せか らなる読出しコマンドREADが入力されると、 アドレ ス信号AO~A14信号はパンクアドレス信号と列アド レス信号とに分割され、それぞれバンク選択回路212 と列アドレスラッチ206へ取り込まれる。/WE=1 が指定されているため、コントロールロジック209は 読み出し動作であ ることを認識し、パンクアドレス信号 で指定されたパンクがアクティブであ れば読み出し動作 を開始する。そして、列アドレスデコーダ203A~2 03Dによって選択されたカラム のデータはデータ出力 バッファ211へ読み出され、DLL214から出力される内部クロックのタイミングでラッチされる。DLL

214から出力される内部クロックは、前述したよう

に、データ出力バッファ211における遅延の分だけ、

CLK, / CLKに対して早い位相を持っているため、 出力データDQは外部クロックCLK, / CLKと同位 相となる。

[0098] また、DDR SDRAMは、アクティブ コマンドACTVが発行されてから読出しコマンドRE ADが発行できるようになるまでのサイクル数、読出し コマンドREADが発行されてからデータが出力される までのサイクル数、DLLのオン/オフなど、様々な動 作条件を内部レジスタ213に保持する。この内部レジ スタ213の値を書きかえるためのコマンドが存在す る。DDR SDRAMは大きく分けて2種類の内部レ ジスタが存在し、それぞれMRS(モードレジスタセッ ト) コマンド及びEMRS (エクステンディッドモード レジスタセット)コマンドで内容を書きかえる。CLK が立ち上がり側のCLK、/CLKのクロスポイント時 IL CKE = 1, /CS = 0, /RAS = 0, /CAS = 0、/WE=0という信号の組合せが入力され、例え ばその時のアドレス信号A14の値が"O"の場合はMRSコマンド、A14が"1"の場合にはEMRSコマ ンドとなる。 A 1 4以外のアドレスの入力によって、レ ジスタの内容が適宜書き換えられる。

【0099】また、DLL214は、電源投入直径もし くはセルフリフレッシュ状態から抜けたときにモードレ ジスタ設定 コマンドMRSやセルフリフレッシュ終了コ マンドSELFXが入力されることにより動作を開始す るようにされる。この時 DDR SDRAMの規格によ って、図17に示すように、モードレジスタ設定コマン ドMRSやセルフリフレッシュ終了コマンドSELFX が入力されてから、最低でも200サイクルの期間RE ADコマンドを投入することは禁止されている。 したが って、この200サイクルの間に、DLLでの位相ロッ ク動作が完了すればよく、前記実施例のDLLではその ような位相ロックが可能である。 しかも、モードレジス タ設定コマンドMRSやセルフリフレッシュ終了コマン ドSELFXが入力されるときに、クロックの周期が変 更されていても前記実施例のDLLを搭載したSDRA Mでは周期に応じた位相ロックが行なわれる。従って、 クロック周波数の遅い低消費電力モードを有するシステ ム では、前記実施例のDLLを搭載したSDRAMの消 **養電力も低減することができる。**

【〇1〇〇】以上、本発明よりなされた発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、本実施例ではクロックのデューティー調整側路を可変は延回路の出力直後に設けたが、デューティー調整機関のデューティー調整回路102は、クロックDCKT,DCKBのデューティーを調整しつつ増幅する形式の回路で構成されているが、それぞれの機能を独立さ

せ、デューティー調整回路 + 小信号増幅回路のような構成を有する回路を用いてもかまわない。

【0101】さらに、クロックのデューティー制御を行 う信号(例えばVDP, VDN)をDLL外部に出力し て、入力バッファ回路140や出力データラッチ回路1 21やデータ出力パッファ122でデューティー調整を 行なうようにし良い。ただし、DLL外部でデューティ ー調整を行なう場合には、レブリカ遅延回路 103にも デューティー調整機能を付加する必要がある。 さら に、本実施例で用いた可変遅延回路101は、クロック ECKT, ECKBのデューティーが50%から外れて いる場合、遅延制御特性が悪化する場合が考えられるため、入力パッファ回路 1 4 DにおいてR_LOOK信号 の状態に係わらずクロックECKT,ECKBのデュー ティーが50%になるよう制御し、DLL回路内部で出 カデータDQ とデータストローブ信号 DQ Sのデューテ ィーが入力クロック CLKと等 しくなるように制御する と言う応用例も考えられる。

【0102】また、本実施例では、R_LOCK信号を用いて立ち上がりエッジの位相ロックを検出し、R_LOCK信号を可いて立ち上がりエッジの位相ロックを検出した。R_LOCK信号に応じてデューティーを制御する方式を変更するように構成したが、立ち上がりエッジの位相ロックを検出することが困難な制御の場合には、ある決められた期間で立ち上がりエッジを確実に位相ロックできるように設計し、その期間が過ぎる前はデューティーをき55%に制御するかもしくは無制御よし、その信号のデューティーが入力クロックCLKと等しくなるように制御すると言う方式も考えられる。

【0103】また、本方式はDLL回路に限定するものではなく、基準となるクロックに位相を一致させるように制御する他のクロック生成回路においても有効な発明である。例えば、PLL(フェイズ・ロックド・ループ)、SMD(シンクロナス・ミラー・ディレイ)、PDC(ネガティブ・ディレイ・サーキット)、BDC(バイ・ディレクショナル・ディレイ)などを用いたクロック生成回路にデューティー調整回路を設け、立ち上がりエッジをPLL、SMD、NDC、BDDで制御し、立ち下がリエッジで遅延量を制御し、立ち上がりエッジで遅延量を制御し、立ち上がりエッジでデューティーを制御すると言った方式が考えられる。(0104】

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、以 下の通りである。

【0105】 ずなわち、本発明を適用したクロック生成回路は、クロックの立ち上がりエッジと立ち下がりエッジの双方において高裕度な位相制御を行なうことが可能になり、出力クロックのデューティーを入力クロックの

デューティーに一致させることができる。また、可変違 延回路の動作が限界に達し、立ち下がりエッジの遅延量 は大きくなるが、立ち下がりエッジの遅延量は大きくな らないような状態でも立ち上がりエッジの位相ロックを 行なうことができる。

【図面の簡単な説明】

【図1】本発明を適用したDLL回路の一実施例の蝦略 構成を示すプロック図であ る。

【図2】実施例のDL L回路における1CKロック状態 と2 CKロック状態における外部クロックの風期と内部 遅延との関係を示す説明図であ る

【図3】実施例のDLL回路におけるハーモニックロッ クを説明するタイミング図であ る

【図4】本発明を適用して有効な半導体記憶装置の一例 としてのSDRAMにおけるに入力バッファ回路の具体 例を示す回路回である。

【図5】実施例のDLL回路における可変遅延回路の具 休例を示すプロック図である。

[図 5] 実施例のDL L回路における可変遅延回路を構 成する可変運延素子の具体側を示す回路図である。

【図7】実施例のDLL回路におけるデューティー調整 回路の具体側を示す回路図である。

【図8】図7のデューティー調整図路の動作を示す波形 図である.

【図9】実施例のDLL回路における位相比較器の具体 例を示すブロック図である。

【図10】実施側のDLL回路における第1のチャージ ポンプ回路104の具体例を示す回路図である。 【図11】実施例のDLL回路におけるカレントミラー

型パイアス回路の具体例を示す回路図である。

[図12] 実施例のDLL回路における位相周波数比較

器の具体例を示すプロック図である。 【図 1 3】実施例のDL L図路における第2のチャージ ポンプ回路 107の具体例を示す回路図である。

【図14】実施例のDLL団路が位相ロックするまでの 各債等の連絡を示すタイミング図である。

【図15】図13のチャージポンプ回路の動作を示すタ イミング図である.

【図 1 5】実施例のDLL図路において出力クロックの 立ち下がりエッジを入力クロックの立ち下がりと一致さ せるときの各信号の連移を示すタイミング図である。

【図17】SDRAMにおけるSELFXコマンド入力 からREADコマンド投入までのサイクル数を説明する タイミング図であ る.

【図18】 本発明を適用したDLL回路を用いたDDR SDRAMの実施例を示すブロック図である。 【符号の証明】

101 可変運延回路

102 デューティー調整回路

レブリカ遅延回路 103

位相比較器 104

位相屬波數比較器 105

105,107 チャージボンプ回路

108 パイアス回路

109, 110 分周回路


DLL制御回路 111


120


データ出力回路 データストローブ信号出力回路 130


入力バッファ回路 140


可查遲延素子 401


















































フロントページの銃き

(72)発明者 千ヶ崎 英夫 千葉県茂原市早野3681

千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 宮下 広葵

東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 Fターム (参考) 58024 AA03 AA15 BA21 BA23 CA07 58079 BA20 BB10 BC03 CC02 DD05 DD06 DD20 5J001 AA04 BB00 BB05 BB08 BB11 BB12 BB14 BB24 BB25 CC00 DD06 5J106 AA04 CC24 CC31 CC52 CC58 CC59 DD01 DD24 DD32 DD42 DD43 DD48 GG10 HH02 KK05

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.